(1995) AutoVLSI system: a layout system for general-cell VLSI design. Masters thesis, King Fahd University of Petroleum and Minerals.

Preview

PDF 9546.pdf Download (4MB) | Preview

Arabic Abstract

إن تصميم أنظمة رقمية معقدة باستخدام لغات وصفية لتصميم الحاسب الآلي أصبح موضوعاً دارجاً منذ عشر سنوات مضت . مهمة تحويل نظام رقمي موصوف بإحدى هذه الغات إلى مخطط تفصيلي - ذي عدد مرتفع جداً من الدوائر المتكاملة - على شريحة سليكونية تنقسم إلى مرحلتين ، في المرحلة الأولى : يتم تحويل الوصف إلى وصف منطقي متوسط يعرف باسم القائمة الشبكية والمرحلة الثانية : هي تحويل هذه القائمة الشبكية إلى مخطط تفصيلي - ذي عدد مرتفع جداً من الدوائر المتكاملة - وتعرف هذه المرحلة بالتصميم الفعلي . مرحلة التصميم الفعلي تتكون من عدة مهام منها تحديد الخلايا ، ووضع الخلايا على المخطط التفصيلي ، وتحديد قنوات التوصيل بين هذه لاخلايا (التوصيل العالمي) ، والتوصيل الفعلي فيما بين الخلايا الموضوعة (التوصيل المفصل) ، نقوم في هذا العمل بدراسة الحلول الأوتوماتيكية لمرحلة التصميم الفعلي ، وقد تم اختيار مخططات البرامج الفعالة ، وتعديلها عند الحاجة ، وأخيراً برمجتها لتنفيذ مهام مرحلة التصميم الفعلي . إن العمل المقدم سوف يمكن توليد المخططات التفصيلية - ذات العدد المرتفع جداً من الدوائر المتكاملة - اوتوماتيكياً بدءاً من الوصف المنطقي بأسلوب القائمة الشبكية لنظام رقمي .

English Abstract

Designing complex digital systems from hardware description languages (HDL) models has been in vogue in the last decade. The task of translating an HDL description to silicon can be divided into two stages. The first stage consists of the translation of the language model to an intermediate logic level description (hardware compilation), and the second stage is the translation of logic level description to VLSI layouts (physical design). Physical design consists of tasks such as logic assignment, placement of layout cells, global routing, and detailed routing, etc. In this work, we address the physical design stage. Efficient algorithms were selected, modified where needed, and implemented for the different tasks of the physical design stage. The proposed work will enable a complete automation of VLSI layouts from hardware description models.

Item Type:	Thesis (Masters)
Subjects:	Computer
Department:	College of Computing and Mathematics > Computer Engineering
Committee Advisor:	Sait, Sadiq M.
Committee Members:	Youssef, Habib and Benten, M. S. T.
Depositing User:	Mr. Admin Admin
Date Deposited:	22 Jun 2008 13:43
Last Modified:	01 Nov 2019 13:48
URI:	http://eprints.kfupm.edu.sa/id/eprint/9546