(1995) On the synthesis and optimization of MVL functions. Masters thesis, King Fahd University of Petroleum and Minerals.

Preview

PDF 9974.pdf Download (4MB) | Preview

Arabic Abstract

تسمح الدوائر ذات المنطق المتعدد القيم للإشارات بأن يكون لها أكثر من مستويين أثنين . ومن بعض مميزات الدوائر ذات المنطق المتعدد القيم في تزايد الكثافة الوظيفية وتقليل الحاجة إلى الأسلاك بين الوصلات مما يسمح للمصممين باستخدام مساحة الشريحة بشكل أكثر فعالية . في هذه الأطروحة يتم اقتراح عدة أساليب تحويل تعتمد على التجزيئ إلى عناصر لتجميع التوابع ذات المنطق المتعدد القيم وهذه الأساليب تستخدم مصفوفة عداد مطابقة لمزاوجة الدخل - الخرج مما يؤدي إلى التقليل من عمليات التبديل وبالإضافة إلى ذلك ، فإنه يتم عرض أسلوب تعيين أمثلي تكراري لحالات الخرج الثنائية لتقليل عدد العناصر الحسابية للتابع المنطقي ، وذلك لتحقيق تابع معين ذي منطق متعدد القيم . ويعتبر المصفوفات المنطقية المبرمجة (PLA) أجزاء مهمة في الأنظمة في تصميم الدوائر الرقمية المتكاملة غلى بنيتها المنتظمة ، سهولة الفحص وإمكانية التجميع المؤتمت . ويمكن استخدام المصفوفات المنطقية المبرمجة (PLAS) لتنفيذ دوائر المنطق المتعدد القيم المعقدة . وفي هذه الأطروحة يتم اقتراح بعض تراكيب المصفوفات المنطقية المبرمجة ذات المنطق المتعدد القيم والتي تستخدم وحدات تكوني من نوع ذات صيغة التيار . ويتم مقارنة التراكسب المقترحة مع بعضها البعض CMOS تبعاً لعدد التوابع التي يغطيها كل تركيب ، ولقد تم اجراء عملية محاكات لكيفية عمل تراكيب CMOS المستخدمة في بناء المصفوفة المنطقية المبرمجة للتحقق من عملها على الشكل المطلوب .

English Abstract

Multi-valued Logic Circuits (MVL) allow signals to have more than two levels. Some of the advantages of MVL circuits are increased functional density and less requirement of interconnection wiring which enable designers to utilize the chip area more efficiently. In this thesis, a number of decomposition based mapping techniques are porposed for the synthesis of MVL functions. These decomposition based tehniques use a matching count matric for input-output pairing that result in less number of switching operations. In addition an optimal output phase cyclic assignment technique is presented to reduce the number of implicants required to realize a given MVL function. Programmable Logic Array (PLA) is important sub-systems in the design of digital integrated circuits. This is due to its regular structure, ease of testability and automatic sysnthesis. PLAs can also be used to implement complex MVL circuits. In ths thesis some MVL-PLA structures are proposed which use current-mode CMOS building blocks such as min, cycle, tsum etc. The proposed architectures are compared with each other in terms of the funtional coverage. Furthermore, the simulations of current-mode CMOS building blocks used in the proposed PLA architectures have been carried out to verify their functionality.

Item Type:	Thesis (Masters)
Subjects:	Computer
Department:	College of Computing and Mathematics > Computer Engineering
Committee Advisor:	Abd-El-Bar, Mostafa H.
Committee Members:	Sait, Sadiq M. and Youssef, Habib
Depositing User:	Mr. Admin Admin
Date Deposited:	22 Jun 2008 13:53
Last Modified:	01 Nov 2019 13:53
URI:	http://eprints.kfupm.edu.sa/id/eprint/9974