MODIFIED SZ LOSSY COMPRESSION ON-FPGA USING OPENCL. Masters thesis, King Fahd University of Petroleum and Minerals.

PDF (Master Thesis) ThesisFinalversion.pdf - Submitted Version Restricted to Repository staff only until 3 January 2025. Download (7MB)

Arabic Abstract

التطبيقات الحالية للحوسبة عالية الأداء تنتج بشكل متزايد بيانات كبيرة للغاية. بالنسبة لبعض التطبيقات ، يمكن أن ينتج ما يصل إلى بيتا بايت في فترة زمنية قصيرة. يعتبر هذا الكم الهائل من البيانات عبئ ً ا ثقيلا. وبالتالي ، أصبح نقل البيانات وتخزينها عقبة أمام مثل هذه الأنظمة. في ظل هذا الظرف ، وخاصة مع معدل التحسين البطيء في كل من أ ٕ نظمة التخزين ونطاق الا ٕ دخال/الاخراج ، يصبح ضغط البيانات حلاً ً جذابا. تم اعتماد الضغط المنقصوص -والذي يتم التحكم في نسبة فقدان البيانات عن طريق تحديد نسبة مقبولة للخطأ- على نطاق واسع وهذا بالتأكيد بسبب نسبة الضغط العالية التي يمكن أن تقدمها مقارنة بالضواغط التقليدية غير المنقوصة إلى جانب قدرتها على تقييد الخطأ الذي تم إدخاله استناداً على نطاق محدد مسبقا. تعاني معظم الضواغط المنقوصة -المحددة بنسبة خطأ معين- من إنتاجية منخفضة جدا في كل من الضغط وإلغاء الضغط. ويرجع ذلك أساسا إلى الطبيعة المتسلسلة لهذه الخوارزميات ، والتي تؤدي إلى تقييد استخدامها في أنظمة التطبيقات عالية الحوسبة نظرا لارتفاع معدل توليد البيانات لهذه الأجهزة عالية الأداء. أدى الحجم الهائل للبيانات التي يتم إنتاجها في وقت قصير إلى الحاجة إلى استخدام هذه الضواغط على المسرعات للحصول على أداء أ ٕ فضل من حيث الانتاجية ووقت الضغط. SZهو عبارة عن ضاغط منقصوص حيث يمكن التحكم في نسبة فقدان البيانات عن طريق تحديد نسبة مقبولة للخطأ حقق هذا الضاغط نسب ضغط عالية مقارنة بالضواغط الأخرى. إنها بالأساس خوارزمية قائمة على التنبؤ حيث تستغل ارتباط البيانات فيما بينها ودائماً ما نجد هذا الارتباط في البيانات العلمية. في هذا العمل ، نقترح تنفيذ SZعلى المسرعات ونقدم بعض التعديلات لتحقيق تنفيذ أكثر كفاءة على هذه الأجهزة. أولاً ، نقدم مخطط ترميز ثابت جديد يهدف إ ٕ لى تقليل تعقيد تنفيذ الترميز المستخدم اصلا بالخوارزمية . بالاضافة إلى ذلك ، تم اقتراح طريقة جديدة تمتاز بالبساطة والفعالية لضغط النقاط التي لا يمكن التنبؤ بها بواسطة الخوارزمية، ويأتي هذا التعديل بدلاً من تمثيل التحليل الثنائي الذي لا يمكن تنفيذه على المسرعات. لقد قمنا بتنفيذ التعديلات المقترحة في البرنامج وأثبتنا أنها تعطي نتائج مماثلة للخوارزمية الأصلية. تم تنفيذ النسخة المقترحة من الضاغط على المسرع FPGAباستخدام OpenCLواثبتت التجارب أن نسختنا تفوقت في الانتاجية على النسخة الأصلية للخوارزمية والتي تعمل على الحاسب الالي بمعدل يقارب الثمانية مرات وتقوقت على النسخ التي تستهدف الأجهزة بنسب متفاوتة أيضا

English Abstract

Current applications of high-performance computing (HPC) are increasingly producing extremely large data. For some applications, it can produce up to Peta bytes in a short period of time. This extensive amount of data is considered a heavy burden for exascale systems. Consequently, data movement and storage have become an obstacle for such systems. Under this circumstance, especially with the slow rate of improvement in both storage systems and I/O bandwidth, data compression becomes an appealing solution. Error-controlled lossy compressors have been adopted widely and this is surely because of the high compression ratio that they could offer compared with the traditional lossless compressors besides their ability to restrict the introduced error to a certain predefined range. Most lossy compressors suffer from very low throughput in both compression and decompression. This is mainly due to the sequential nature of these algorithms, which yield to restricting their use in HPC systems because of the high rate of data generation for these high-performant machines. The huge volume of data generated in a short time led to the need of implementing these compressors in hardware to gain a significant improvement in terms of throughput and compression time. SZ [2] is a state-of-the-art error-bounded compressor that achieved high compression ratios compared to other compressors. It is a prediction-based algorithm that exploits data correlation in scientific data sets. In this work, we propose implementing SZ in hardware and we introduce some modifications to achieve a more effcient hardware implementation. Firstly, we introduce a new fixed coding scheme that aims to reduce the complexity of Huffman coding implementation. In addition, a new simpler but also effcient way to compress unpredicted points is proposed instead of the binary analysis representation which makes the algorithm more suitable for Hardware implementation. We have implemented the proposed modifications in software and demonstrated that they give comparable results in comparison to the original SZ algorithm. Our proposed version of SZ was implemented in FPGA using OpenCL. Experiments show that our hardware implementation can improve SZ’s compression throughput by 8.5× over the production version running on a CPU and by 1.7× and 7.5×, respectively, compared with other FPGA implementations while maintaining the same error-bound and compression ratios.

Item Type:	Thesis (Masters)
Subjects:	Computer
Department:	College of Computing and Mathematics > Computer Engineering
Committee Advisor:	El-Maleh, Aiman H.
Committee Members:	Elrabaa, M.E.S. and Mudawar, Muhamed
Depositing User:	HAZIM AHMED (g201806080)
Date Deposited:	04 Jan 2024 07:51
Last Modified:	04 Jan 2024 07:51
URI:	http://eprints.kfupm.edu.sa/id/eprint/142732