A SCALABLE SCRATCHPAD MEMORY FOR SCIENTIFIC COMPUTING

A SCALABLE SCRATCHPAD MEMORY FOR SCIENTIFIC COMPUTING. Masters thesis, King Fahd University of Petroleum and Minerals.

[img] PDF
Mumin_201708690_Thesis.pdf - Accepted Version
Restricted to Repository staff only until 30 December 2021.

Download (2MB)

Arabic Abstract

في الآونة الأخيرة، تتطلب معظم التطبيقات إلى التخزين الكبير مع الوصول السريع إلى المعالج. ذاكرة المسودة (Scratchpad) هي ذاكرة بديلة واعدة وتكون عادة علي الرقاق (on-chip) تشبه ذاكرة التخزين المؤقت (Cache). إلى جانب ذلك، تعد ذاكرة المسودة أكثر كفاءة وأقل تعقيدًا في التنفيذ من ذاكرة التخزين المؤقت. تستغل العديد من البنى تقنيات مثل التوازي على مستوى البيانات لتحسين الأداء من خلال جلب تعليمات واحدة تعمل على بيانات متعددة. المثال الكلاسيكي لهذه البنى هو المعالج المتجه. تستخدم معالجات المتجهات سجلات المتجهات لوضع مجموعات من عناصر البيانات التي تم استردادها من الذاكرة وتخزين النتائج مرة أخرى في الذاكرة بعد إجراء العمليات على البيانات الموجودة في سجلات المتجه. ومع ذلك ، فإن معالجات المتجه أقل كفاءة في التعامل مع العديد من تطبيقات الحوسبة العلمية والوسائط المتعددة ، والتي تتضمن حسابًا ضخمًا على مجموعة بيانات واسعة النطاق بسبب الحجم المحدود لسجلات المتجهات. بالإضافة إلى ذلك ، هناك تسلسل هرمي معقد لذاكرة التخزين المؤقت يغذي سجلات المتجه. اقترحنا M-architecture ، وهي بنية ذاكرة مسودة (CPU-Scratchpad) جديدة تحل محل ذاكرة التخزين المؤقت للبيانات وذاكرة التخزين المؤقت L2 ومسجلات المتجهات لمعالجة هذه المشكلات. علاوة على ذلك ، نقدم ISA فريدًا للهندسة المعمارية M الذي يلتقط التوازي على مستوى البيانات للحوسبة العلمية ، ولا سيما المصفوفة ثنائية الأبعاد المتضمنة أعباء العمل. بهذه الطريقة ، يتم التخلص من عنق الزجاجة في الذاكرة ، الذي يأتي من الحمل والتخزين المكثفين ، أو تقليله. قمنا بتطوير جهاز محاكاة بسيط للتحقق من وظائف ISA للعمارة M وتقدير أدائها من حيث متوسط عدد العمليات لكل دورة ووقت التنفيذ. استخدمنا مجموعة واسعة من المعايير لتقييم هيكلنا. توضح الأطروحة أن البنية الجديدة توفر أداءً عاليًا وتحقق أداء اكثر من خانتين من حيث المقدار مقارنة بالمعالج العددي scalar execution.

English Abstract

Recently, most applications demand large storage with fast access to the processor. Software Programmed Scratchpad memory is a promising alternative on-chip memory similar to the cache memory. Besides, scratchpad memory is much more efficient and less complex to implement than cache memory. Several architectures exploit techniques such as data-level parallelism to improve the performance by fetching single instruction that operates on multiple data. A classic example of these architectures is the vector processor. Vector processors use vector registers to put sets of data elements that have been retrieved from the memory and store the results back to the memory after operations have been done on data in the vector registers. However, Vector processors are less efficient for handling many scientific computing and multimedia-oriented applications, which involve massive computation on extensive data set due to the limited size of vector registers. In addition, there is a complex cache memory hierarchy that feeds the vector registers. We propose M-architecture, a novel CPU-Scratchpad memory architecture that replaces the data cache, L2 cache, and vector registers to tackle these problems. Moreover, we have introduced a unique ISA for M-architecture that captures data-level parallelism for scientific computing, mainly the 2D matrix involved workloads. With this method, the memory bottleneck, which comes from extensive load and store, is eliminated or reduced. A simple simulator has been developed to verify M-architecture ISA's functionality and estimate its performance in terms of the average number of operations per cycle and execution time. We have used a wide range of benchmarks to evaluate our architecture. The thesis demonstrates that the new architecture offers high performance and achieves more than two orders of magnitude than the scalar execution.

Item Type: Thesis (Masters)
Subjects: Computer
Department: College Of Computer Sciences and Engineering > Computer Engineering Dept
Committee Advisor: Mudawar, Muhamed
Committee Members: Sait, Sadiq M. and Tabakh, Abdulaziz
Depositing User: MUMIN ADAM (g201708690)
Date Deposited: 31 Dec 2020 05:58
Last Modified: 31 Dec 2020 05:58
URI: https://eprints.kfupm.edu.sa/id/eprint/141784