ITERATIVE HEURISTICS FOR CMOL HYBRID CMOS/NANODEVICES CELLS MAPPING. Masters thesis, King Fahd University of Petroleum and Minerals.

Preview

PDF Binder1.pdf - Published Version Download (7MB) | Preview

Arabic Abstract

شهدت الآونة الأخيرة عدة إقتراحات لدارات هجينة تجمع بين عناصر الدارات المتكاملة التقليدية CMOS وعناصر نانوية ذات خواص كهربائية. تجمع هذه الدارات الهجينة بين سهولة التصميم ومردود التصنيع العالي لتكنولوجيا CMOS، وبين مواسك نانوية ثنائية الإستقرار ذات كثافة عالية وقدرة على العمل عند ترددات مرتفعة. إحدى هذه البنى الجديدة هي بنية CMOL، وهي بنية مكونة من طبقة أسلاك نانوية متقاطعة تتوضع فوق طبقات CMOS التقليدية. يتم تحقيق المنطق التركيبي في بنية CMOL بإستخدام الأسلاك والتجهيزات النانوية على شكل شبكة من بوابات NOR وعواكس. يتم تحقيق الدارة من خلال برمجة العناصر النانوية المتوضعة بين الأسلاك النانوية المتداخلة. تسبب الصعوبات التصنيعية محدودية في أطوال الأسلاك النانوية، مما يجعل التوصيل بين عناصر الدارة مقيداً بالخلايا الموجودة ضمن مجال محدد للتوصيل. يسبب هذا التقييد صعوبة في تصميم الدارات المتكاملة، وخصيصاً في عملية توزيع العناصر الإلكترونية على الخلايا المتوفرة في الدارة. كما تعاني العناصر النانوية ثنائية الإستقرار الموجودة عند تقاطعات الأسلاك النانوية من عيوب ضمنية، أي أنها تكون غير قابلة للبرمجة أو الإستخدام، ويتوقع بأن تكون نسبة العيوب في هذه التجهيزات النانوية مرتفعة مقارنة بنسبة العيوب الموجودة في دارات CMOS. في هذه الرسالة سنقدم حلاً لمشكلة توزيع عناصر الدارات الإلكترونية على الخلايا المتاحة في بنية CMOL، كما سنقوم بإعادة توزيع هذه العناصر لتلافي إستخدام أي من التجهيزات النانوية المعيبة. سيتم ذلك بإستخدام خوارزميتين غير حتميتين هما Simulated Evolution و Tabu Search واللتان تقومان بإيجاد توزيع معين للعناصر، بحيث يتم احترام قيود التوصيل واستخدام عناصر نانوية غير معيبة. استخدمنا في عملية تقييم فعالية الخوارزميات المقترحة مجموعة من الدارات القياسية ذات الأحجام المختلفة والمعروفة بإسم ISCAS'89. لقد أظهرت النتائج أن كلاً من الخوارزميتين قادرتان على إعطاء حلول أفضل من مثيلاتهما وبزمن حساب أقل. علاوة على ذلك، فإنهما تسفران عن عملية إعادة توزيع ناجحة عند نسب عالية من العيوب تصل إلى خمسين في المئة.

English Abstract

Recently, many CMOS/nanodevices hybrid architectures have been proposed; the new architectures combine the flexibility and high fabrication yield advantages of CMOS technology with nanometer scale latching devices. CMOL (CMOS/Molecular hybrid) is a novel architecture that consists of an overlay of a nanofabric over a CMOS stack. Combinational logic in CMOL is implemented from a netlist of NOR gates and Inverters, by programming nanodevices placed between overlapping nanowires. The length of the nanowires is restricted, and therefore connectivity of the circuit elements is constrained to only cells that are located within proximity square-like connectivity domain. The confined connectivity reduces the flexibility of VLSI design automation and further complicates cells mapping. Furthermore, misassembly of the two-terminals bistable nanodevices will lead to non-programmable crosspoints (i.e., stuck-at defects). The defect rate in nanofabric architectures is expected to be higher than that of conventional CMOS technology. In this work, we solve the problems of cell placement and reconfiguration in CMOL circuits. Simulated Evolution (SimE) and Tabu Search (TS) are employed to find an arrangement of cells that adhere to connectivity constraints and rely on non defective nanodevices. Circuits of various sizes from ISCAS’89 benchmarks are used to evaluate the designed heuristics. Results show that SimE and TS are able to find placement solutions that are better than previously published ones, and in less computation time. Moreover, they yield successful reconfigurations when the defect rate is as high as 50%.

Item Type:	Thesis (Masters)
Subjects:	Computer Engineering
Department:	College of Computing and Mathematics > Computer Engineering
Committee Advisor:	Sait, Sadiq M.
Committee Members:	Amin, Alaaeldin and Baig, Zubair
Depositing User:	Abdalrahma Arafeh (g200904010)
Date Deposited:	29 May 2013 06:50
Last Modified:	01 Nov 2019 15:37
URI:	http://eprints.kfupm.edu.sa/id/eprint/138794