(2004) Test set compaction for sequential circuits based on test relaxation. Masters thesis, King Fahd University of Petroleum and Minerals.

Preview

PDF 10526.pdf Download (1MB) | Preview

Arabic Abstract

يتضمن فحص النظام على الشريحة تطبيق كمية ضخمة من بيانات الاختبار، التي يتم تخزينها في ذاكرة الفاحص (أداء الاختبار) ومن ثم تحويلها إلى الدائرة الإلكترونية تحت الاختبار أثناء تطبيق الاختبار. ولكي يتم تخفيض كلا من وقت الاختبار الكلي ومتطلبات ذاكرة الفاحص، نحتاج إلى تقنيات عالية، مثل الضغط والدمج. وفي هذه الأطروحة يتم دراسة مشكلة الدمج في الدوائر الثابتة المتتالية. فعلى خلاف تقنيات الاستعادة العكسية السابقة التي تعتمد على استعادة الاختبار المتتالية واحداً تلو الآخر بمحاكاة الأعطال، تعيد تقنيتنا المقترحة اختبار المتتالية بناء على الاختبار المخفف الفعال. والاختبار المعاد للمتسلسلات الجزئية إما أن يكون ملحق إلى سلسلة الاختبار المخفف الفعال. والاختبار المعاد للمتسلسلات الجزئية إما أن يكون ملحق إلى سلسلة الاختبار المضغوطة، كما في النظريات السابقة، أو مدمج معها. علاوة على ذلك، يسمح بإزالة موجهات الاختبار الفائضة والزائدة عن الحاجة من المتسلسلات الجزئية المعادة ويتضمن الآليات لزيادة تغطية أعطال الاختبار المعاد لإنجاز مستوى أعلى من الدمج بشكل عام. وبالإضافة، فإن تخفيف الاختبار يستعمل لإخراج الاستعادة العكسية من حالة الإشباع. نتائج التجارب المنفذة تبين فعالية التقنيات المقترحة.

English Abstract

Testing system-on-a-chip (SOC) involves applying huge amount of test data, which is stored in the tester memory and then transferred to the circuit under test (CUT) during test application. Therefore, practical techniques, such as compression and compaction, are required to reduce the amount of test data in order to reduce both the total testing time and the memory requirements of the tester, In this thesis, the problem of static compaction for sequential circuits is investigated. We present efficient Reverse Order Restoration (ROR) based static test compaction techniques for synchronous sequential circuits. Unlike previous ROR techniques that rely on vector-by-vector fault-simulation based restoration of test subsequences, our technique restores test sequences based on efficient test relaxation. The restored test subsequence can be either concatenated to the compacted test sequence, as in previous approaches, or merged with it. Furthermore, it allows the removal of redundant vectors from the restored subsequences using State Traversal technique and incorporates schemes for increasing the fault coverage of restored test subsequences to achieve an overall higher level of compaction. In addition, test relaxation is used to take ROR out of saturation. Experimental results demonstrate the effectiveness of the proposed techniques.

Item Type:	Thesis (Masters)
Subjects:	Computer
Department:	College of Computing and Mathematics > Computer Engineering
Committee Advisor:	El-Maleh, Aiman H.
Committee Members:	Sait, Sadiq M. and Amin, Alaaeldin A. M.
Depositing User:	Mr. Admin Admin
Date Deposited:	22 Jun 2008 14:07
Last Modified:	01 Nov 2019 14:02
URI:	http://eprints.kfupm.edu.sa/id/eprint/10526