(1998) Optimization of mixed CMOS/BiCMOS circuits using tabu search. Masters thesis, King Fahd University of Petroleum and Minerals.

Preview

PDF 10452.pdf Download (4MB) | Preview

Arabic Abstract

في الآونة الأخيرة تم اقتراح العديد من الأساليب التقنية لتحسين أداء الدوائر المدمجة الضخمة ، ومن هذه الأساليب : 1 - التحكم بحجم الترانزيستور . 2 - استخدام الحواجز بين الدوائر أو البوابات . 3 - الاختيار الأمثل لوحدات بناء مختلفة من نفس نوع التقنية . وللحصول على دوائر أكثر أداءً ، من الممكن تصميم دوائر مدمجة من عدة تقنيات ، وذلك للاستفادة من ميزات كل منها ، ومن ذلك دمج تقنية سيموس وتقنية بايسيموس في دائرة واحدة للاستفادة من ميزات السرقة العالية والقدرة على التحريك لدى تقنية بايسيموس ، وميزات استهلاك الطاقة المخفض والتناسق لدى تقنية سيموس . تم في هذه الرسالة صياغة هذه المشكلة كإحدى مشاكل الوصول إلى المثالية في ترتيب ومعالجة عناصر حسابية في مجموعات بشكل مقيد . وتم اقتراح أسلوب تقني فعال لتطوير وتحسين أداء دوائر مدمجة من تقنية سيموس ، بايسيموس بأقل زيادة ممكنة في المساحة والطاقة المستهلكة ، ويتكون الأسلوب المقترح من ثلاث مراحل . المرحلة الأولى والثانية : تتضمنان توليد أطول الطرق الصحيحة التي تحدد سرعة الدائرة ، حيث يتم توليد الطرق الحرجة أولاً ثم تطبيق خوارزمية الكشف عن الطرق الخاطئة لعزلها من الطرق الحرجة . وتتضمن المرحلة الثالثة : تطبيق طريقة " تابو " لإيجاد أطول الطرق الصحيحة ، وتمثل المرحلة الرئيسية في عملية التحسين كلها ، حيث يتم استخدام طريقة " تابو " للبحث كأسلوب تنقيبي في عملية الاختيار الأمثل لبعض البوابات التي يمكن تنفيذها من تقنية بايسيموس ، وذلك لزيادة سرعة الدائرة بأقل ما يمكن من الطاقة المستهلكة والمساحة . وجزء من هذه المرحلة تم اقتراح واستخدام طريقتين جديدتين : الأولى : في عملية توسيع مجال البحث المستخدة في الـذاكـرة الـطـويـلة الـمـدى مـن طـريـقة " تابو " والثانية : في تطبيق بعـض مفاهيم خوارزمية " التقدم المحاكي " في عملية توليد الحلول المجاورة للحل الحالي . باستخدام وتطبيق هذا الأسلوب تم تحقيق إنجازين هامين : 1 - بيان فاعلية أسلوب " تابو " في إيجاد الحلول الجيدة والمطلوبة لمشكلة الوصول إلى المثالية للدوائر المدمجة . 2 - الحصول على زيادة عالية في سرعة الدوائر المدمجة (حوالي 10% - 30%) بزيادة طفيفة في المساحة والطاقة المستهلكة (أقل من 5%) . وكما تم تطبيق هذا الدمج على تقنية سيموس وبايسيموس فيمكن تعميمه على تقنيات أخرى مع الأخذ بالاعتبار ملاءمة وإمكانية دمجها عملياً .

English Abstract

This thesis studies the problem of optimizing mixed CMOS/BiCMOS circuits using Tabu Search (TS) approach. Recently, many techniques have been proposed to improve the performance of VLSI circuits. Some of these techniques include: transistor sizing, buffer insertion, and optimal selection of different templates of the same technology. For further improvement, a mixed technology design can be developed to take advantage of each technology. One possibility is to mix CMOS and BiCMOS cells within the same circuit in order to take advantage of the high speed and high driving capabilities of BiCMOS, and the regularity and low power consumption of CMOS. The problem is formulated as a constrained combinational optimization problem. The proposed solution technique comprises three phases. In the first phase, critical paths of the input circuit are generated because circuit delay is determined by longest sensitizable paths only. Second phase involves the application of the false paths detection alogithm. Since some critical paths may be false, it is important to eliminate them in order to get the longest sensitizable paths. In the third phase, TS algorithm is applied on the longest sensitizable paths. This is the core phase of the proposed approach where TS is used as a heuristic technique for optimal selection of gates that need to be implemented in BiCMOS to maximize the circuit performance with minimum increase in power consumption and area. As a part of the third phase, two new strategies have been proposed. First, frequency-based diversification strategy has been developed to be used in long term memory of TS. Second, we applied some concepts of Simulated Evolution algorithm in generating neighbor solutions to the current solution. The achievement of the proposed technique is of two parts. First, it has been shown that TS is very effective and efficient in producing very good solutions to circuit optimization problem. Second, remarkable increase in speed (10% - 30%) with negligible increase in the power and area (less than 5%) of mixed CMOS/BiCMOS circuits has been accomplished. Although the technique has been applied to BiCMOS and CMOS technologies, it is generally applicable to other technologies as long as it is feasible and practical to mix them in one circuit.

Item Type:	Thesis (Masters)
Subjects:	Computer
Department:	College of Computing and Mathematics > Computer Engineering
Committee Advisor:	Sait, Sadiq M.
Committee Members:	Abd-El-Barr, Mostafa and Youssef, Habib
Depositing User:	Mr. Admin Admin
Date Deposited:	22 Jun 2008 14:05
Last Modified:	01 Nov 2019 14:01
URI:	http://eprints.kfupm.edu.sa/id/eprint/10452