KFUPM ePrints

HySim: A Hybrid Software/Hardware Simulation Framework for Early Architectural Exploration of Chip Multiprocessors

l HySim: A Hybrid Software/Hardware Simulation Framework for Early Architectural Exploration of Chip Multiprocessors. PhD thesis, King Fahd University of Petroleum and Minerals.

[img]PDF
Restricted to Abstract Only until 22 February 2017.

3552Kb

Arabic Abstract

محاكاة بنية الحاسب الآلي ھي الأداة الفعلية لتقييم أداء الحاسب. تتضمن المحاكاة بناء نموذج لمركبات الحاسب ذات التأثير على الأداء. لقد دأب الباحثون على استخدام المحاكيات البرمجية و ذلك بسبب مرونتھا و سھولة بنائھا و انخفاض تكلفتھا. ولكن في المقابل تتصف ھذه المحاكيات بالبطء الشديد و خصوصاً في حالة النماذج الدقيقة جداً. لقد ازدادت المعالجات تعقيد اً و خاصة في حقبة المعالجات متعددة الأنوية، فلقد أصبح المعالج يتكون من عدد كبير من الأنوية التي تربطھا شبكة معقدة و ازداد ھرم الذاكرة تعقيد اً. لذلك فإنه يتعين على الباحث أن يستكشف عدد اً ھائلاً من خيارات التصميم لاختيار التصميم الأفضل أداءً. علاوةً على ذلك، فإن المعالجات متعددة الأنوية تحتوي على عدد كبير من الأحداث المتوازية. لذلك أصبح ايجاد وسيلة محاكاة تتسم بسرعة كبيرة حاجة ملحة حتى لو كان ذلك على حساب شيء من دقة المحاكي من أجل تسريع المحاكاة. في مراحل التصميم الأولى يكون اھتمام المصمم بمقارنة خيارات التصميم المختلفة مع بعضھا و استبعاد الخيارات غير المجدية أكثر من اھتمامه في الحصول على نتائج أداء متناھية الدقة. في ھذه الأطروحة نقترح ھايسم الذي ھو عبارة عن إطار محاكاة ھجين يتكون من البرمجيات و العتاديات المادية للاستكشاف المبكر لأداء الرقائق متعددة المعالجات. ھايسم يستغل التوازي الناعم و المحاكاة في ھايسم تتم على مرحلتين: المرحلة الأولى تتضمن تنفيذ . (FPGAs) الخشن الذي توفره أجھزة ال نتيجة ھذه المرحلة ھي تتبع لتنفيذ التطبيق. في المرحلة الثانية يتم تسليم .(pin) التطبيق على المعالج الأم تحت أداة .(FPGA) تتبع التطبيق لنموذج التوقيت المبني على ال التي تمتلك مساحات تخزين محدودة (FPGA) نظر اً لأن حجم تتبع التنفيذ كبير جد اً و يتعذر تخزينه خاصةً على ال قمنا بتطوير تقنية لضغط ھذا التتبع و تقليص حجمه بحيث يتحول إلى شكل قابل للتنفيذ يمكن فھمه من قبل نموذج التوقيت. لذا فإن الابتكار في ھذه الأطروحة ذو شقين: الشق الأول تقنية ضغط فعالة لضغط تتبعات التنفيذ حيث أصبح حجم التتبع المضغوط أصغر من حجمه الأصلي ب 2987.9 مرة في أحسن الأحوال. الشق الثاني يتضمن إطار محاكاة سريع جداً. لقد تم التحقق من دقة ھايسم من خلال مقارنته بعتاديات مادية حقيقية باستخدام مجموعة من أظھرت النتائج أن سرعة ھايسم قد تصل إلى 2204.257 مليون . (SPLASH-2 and PARSEC) تطبيقات تعليمة في الثانية و أن معدل نسبة الخطأ المطلق حوالي 14 % مقارنةً مع العتاديات المادية الحقيقية.

English Abstract

Simulation is the de facto tool for computer architecture performance evaluation.It implies modeling the events of interest in the intended architecture to be evaluated. Traditionally, software simulators have been used. Although such simulators are inexpensive and flexible, they lack the required speed, especially for cycle-accurate models. In the multicore era, processors became much more complex. They comprise large number of cores, complex memory hierarchies, and complex interconnection networks. Thus, the design space to be explored became much larger. Moreover, this kind of architecture has a voluminous number of concurrent events. Therefore, there is a crucial need for a very fast simulator even if it sacrifices degree of accuracy. In the early stages, the goal is to compare different architectures rather than to have accurate performance numbers. In this dissertation, we propose HySim, a hybrid software/hardware simulation framework for early architectural exploration of chip multiprocessors. It exploits the flexibility of software and the massive parallelism offered by the FPGAs. HySim is a two phase simulation framework. In the first phase, the application is natively executed under Intel pin tool. The output of this phase is the application’s execution trace. In the second phase, this trace is fed into an FPGA-based timing model to perform timing simulation. As it is well known, the trace size is very large to store, especially on FPGAs because they have limited storage resources. Therefore, this trace is compressed on-the-fly into an executable format that can be executed by the timing model. Thus, the contribution in this dissertation is twofold: (1) an efficient trace compression technique with a compression ratio of up to 2987.9, (2) a very fast simulation framework. HySim has been validated against real hardware using a subset of SPLASH-2 and PARSEC benchmarks. The simulation results showed that HySim speed is up to 2204.257 MIPS with 14% average absolute error relative to real hardware execution time.



Item Type:Thesis (PhD)
Subjects:Computer
Divisions:College Of Computer Sciences and Engineering > Information and Computer Science Dept
Committee Advisor:Elrabaa, Dr. Muhammad
Committee Members:El-Maleh, Dr. Aiman and Niazi, Dr.Mahmood and Alshayeb , Dr. Mohammad and Al-Mouhamed, Dr. Mayez
ID Code:139886
Deposited By:Ayman Hroub (g200901930)
Deposited On:02 Mar 2016 11:03
Last Modified:02 Mar 2016 11:03

Repository Staff Only: item control page