KFUPM ePrints

DESINGAND SIMULATION OFACURRENT-MODE FOLDINGAMPLIFIERAND ITSAPPLICATION IN ANALOG-TO-DIGITALCONVERTER

l DESINGAND SIMULATION OFACURRENT-MODE FOLDINGAMPLIFIERAND ITSAPPLICATION IN ANALOG-TO-DIGITALCONVERTER. Masters thesis, King Fahd University of Petroleum and Minerals.

[img]
Preview
PDF
1907Kb

Arabic Abstract

CMOS التطبيقات لدوائر التيار من نوع زادت بشكل كبير. فمعالجة إشارات التيار لديها بعض المزايا على معالجة إشارات الجهد في دوائرالجهد المنخفض والتطبيقات ذات الطاقه المنخفضه. الطي هو تقنية لتقليل عدد المقارنات المستخدمه في محول تماثلي- رقمي من نوع وميضي مع الحفاظ على سرعة تحويل جيدة نسبيا. وبعبارة أخرى، باستخدام مكبر طي يمكن تقليل عدد المقارنات في دائرة محول تماثلي- رقمي من نوع الطي. هذا البحث يهدف الى تصميم ومحاكاة محول تماثلي- رقمي من نوع وميضي يعمل في نطاق التيار باستخدام ترانزستور من نوع CMOS. مضخم التيار من نوع الطي الجديد صمم لكي يتم استخدامه في المحول، والذي ينتج اشارة سن المنشار. وهذا التصميم يؤدي الى تقليل عدد المقارنات المستخدمه ومن ثم المساحه المطلوبه من السليكون والطاقه المستهلكه.تم محاكاة عمل المحول باستخدام احد البرامج المعتمده من الصناعه وتقنية mµ0.35 .الطاقه المستهلكه لهذا المحول التماثلي-الرقمي المقترح 1.26mW عند استخدام مزود الجهد 2 فولت. كما تبين ان نتائج المحاكاة متطابقه تماما مع النظرية.

English Abstract

The applications of CMOS current-mode circuits have increased dramatically. Current-mode signal processing has some recognized advantages over voltage-mode signal processing in low voltage and low power application. Folding is a technique to reduce the complexity of the flash A/D converter by reducing the number of comparators while maintaining a relatively good conversion speed. In other words, in folding A/D converters the number of comparators can be reduced significantly via an analog preprocessing circuit. This thesis deals with design and simulation of a 5 bit new CMOS current-mode folding flash analog-to-digital converter (ADC). A new current-mode folding amplifier is designed to be used as the core block in the folding ADC, which produces a nearly ideal saw-tooth input-output characteristic. The proposed design reduces the complexity of the ADC by reducing the number of comparators, silicon area and power consumption. The functionality of the different building blocks and ADC is simulated using Tanner simulation tools in 0.35µm CMOS technology. The power dissipation of the proposed folding ADC is 1.26mW using a ±1V power supply. Simulation results are in excellent agreement with the theory. 



Item Type:Thesis (Masters)
Subjects:Systems
Electrical
Divisions:College Of Engineering Sciences > Electrical Engineering Dept
Committee Advisor:AL-Absi , Munir
Committee Members:Abuelma’atti , Muhammad and AL-Shahrani , Saad
ID Code:138915
Deposited By:MAHEMOOD SHAKER AHMED (g200805480)
Deposited On:08 Jun 2013 15:12
Last Modified:24 Nov 2014 10:46

Repository Staff Only: item control page