KFUPM ePrints

A Framework for yield enhancement of processor arrays

Qadri, Syed Shah Hadi Hussain (1996) A Framework for yield enhancement of processor arrays. Masters thesis, King Fahd University of Petroleum and Minerals.

[img]
Preview
PDF
6Mb

Arabic Abstract

لقد تم استعمال اساليب لتحمل الاخطاء مع استخدام دوائر زائدة من الحاجة لزيادة الانتاجية المصنعة في رقائق الدوائر المتكاملة . كما استعملت عناصر معالجة احتياطية ، وروابط مصدرية (مفاتيح تحويل ، وصلات) بجانب خوارزميات اعادة الوضع بغرض تعزيز الانتاجية/ الموثوقية في المعالجات المصفوفة (PAs) ، إن الانتاجية تتناقص بحدة عندما تزداد المساحة ، لذا فإنه من المرغوب أن يستحسن احتياطي الوفرة والروابط المصدرية المستعملة في اعادة الوضع . وهذا ممكن عمله إذا حصل تقديرات للانتاجية لمجموعات مختلفة من احتياطي وروابط الوفرة . ولإحراز تقديرات للانتاجية هناك حاجة لوسيلة متكاملة نستطيع تقدير النجاة (مقياس انتاجية) لمجموعات مختلفة من احتياطي وروابط الوفرة . ويعتبر اسلوب اعادة الوضع المبني على القواعد طريقاً فعالاً اعادة وضع (الهاردوير) (4) . وفي هذه الدراسة اقترحنا هيكالً يمكننا من تحري امكانيات مختلفة اعادة الوضع باستخدام اسلوب اعادة الوضع المبنيى على القواعد وقد بني الهيكل من ثلاث طبقات . الطبقة الأولى تزود الارضية لفحص صحة أماكن الخلايا الوظيفية . ويمكن استعمال هذه الطبقة بفعالية لإعادة الوضع من خلال تجنب الازدحام باستعمال 2 × 3 و 3 × 2 رابطة مفتاح تحويلي . أما الطبقة الثانية فتوفر مرافقاً لبحث احتياطيات ملائمة لإعادة الوضع . وفي الطبقة الثالثة فإن سلسلة احتياطي التآلف من تاعويضات العنصر تتشكل على هيئة أساليب إعادة الوضع ، ويوفر هذا الهيكل بيئة شاملة يمكن استخدامها لتقييم النجاة بأشكال مختلفة من الروابط المصدرية . ويستطيع مصممو الرقائق استخدام هذا الهيكل لتوقع الانتاجية لمجموعات مختلفة نم احتياطي الوفرة والروابط المصدرية .

English Abstract

Techniques for fault tolerance together with redundant circuits have been used to increase the manufature yield and productivity of integrated-circuit chips. Spare processing elements, inteconnection resources (switches and links) alongwith reconfiguration algorithms are used for yield/reliability enhancement in processor arrays (Pas). Yield falls sharply with increasing area. Therefore, it is desirable to optimize spare redundancy and interconnection resources used for reconfiguration. This can be done if yield estimates for different combinations of spare and interconnection redundancy are obtained. To obtain yield estimates there is a need for an integrated tool which can evaluate survivability (a measure of yield) for different combinations of spare and interconnection redundancy. An efficient hardware reconfiguration approach is the rule-based reconfiguration technique [4]. In this study, we propose a framework that allows us to investigate various reconfiguration possibilities using rule-based approach. The framework is constructed in three layers. The first layer provides a platform to check validity of the placement of functional cells. The first layer can be efficiently used to reconfigure through congestion avoidance using 3 x 3 and 3 x 2 switch bus interconnection. The second layer provides utilities to search suitable spares for reconfiguration. In the third layer sequence of spare impaired element substitutions is formulated in the form of reconfiguration techniques. The framework provides a comprehensive environment which can be used to evaluate survivability with different types of interconnection resources. Chip designers can use the framework to predict yield for different combinations of spare and interconnection redundancy.



Item Type:Thesis (Masters)
Date:June 1996
Date Type:Completion
Subjects:Computer
Divisions:College Of Computer Sciences and Engineering > Computer Engineering Dept
Creators:Qadri, Syed Shah Hadi Hussain
Committee Advisor:Abd-El-Bar, Mostafa H.
Committee Members:Abdul-Jauwad, Sahel and Cam, Hasan
ID Code:10265
Deposited By:KFUPM ePrints Admin
Deposited On:22 Jun 2008 17:00
Last Modified:26 Apr 2011 08:09

Repository Staff Only: item control page